如何以编程方式禁用硬件预取？-IT科技

如何以编程方式禁用硬件预取？

2024-10-21 09:14:00

admin

原创

370

摘要：问题描述：我想以编程方式禁用硬件预取。从使用硬件实现的预取器优化英特尔® 酷睿™ 微架构上的应用程序性能和如何在 32 位英特尔® 架构上选择硬件和软件预取，我需要更新 MSR 以禁用硬件预取。以下是相关片段：IA32_MISC_ENABLE “DPL 预取和 L2 流预取设置也可以通过编写设备驱动程序实用...

问题描述：

我想以编程方式禁用硬件预取。

从使用硬件实现的预取器优化英特尔® 酷睿™ 微架构上的应用程序性能和
如何在 32 位英特尔® 架构上选择硬件和软件预取，我需要更新 MSR 以禁用硬件预取。

以下是相关片段：

IA32_MISC_ENABLE
“DPL 预取和 L2 流预取设置也可以通过编写设备驱动程序实用程序来更改寄存器中的位 -来以编程方式更改MSR 0x1A0。此类实用程序可以启用或禁用预取机制，而无需任何服务器停机时间。

IA32_MISC_ENABLE MSR下表显示了为了控制DPL和 L2 流预取而必须更改的位：

Prefetcher Type MSR (0x1A0) Bit Value 
DPL (Hardware Prefetch) Bit 9 0 = Enable 1 = Disable 
L2 Streamer (Adjacent Cache Line Prefetch) Bit 19 0 = Enable 1 = Disable&quot;

我尝试使用http://etallen.com/msr.html，但没有成功。我还尝试直接使用，wrmsr但asm/msr.h会出现段错误。我尝试在内核模块中执行此操作……结果导致机器死机。

顺便说一句 - 我正在使用内核 2.6.18-92.el5 并且它已MSR在内核中链接：

$ grep -i msr /boot/config-$(uname -r)
CONFIG_X86_MSR=y
...

解决方案 1：

您可以使用 msr-tools http://www.kernel.org/pub/linux/utils/cpu/msr-tools/启用或禁用硬件预取器
。

下面启用硬件预取器（通过取消设置位 9）：

[root@... msr-tools-1.2]# ./wrmsr -p 0 0x1a0 0x60628e2089 
[root@... msr-tools-1.2]# ./rdmsr 0x1a0 
60628e2089

下面禁用硬件预取器（通过启用位 9）：

[root@... msr-tools-1.2]# ./wrmsr -p 0 0x1a0 0x60628e2289 
[root@... msr-tools-1.2]# ./rdmsr 0x1a0 
60628e2289

通过编程，您可以以 root 身份执行此操作，通过打开/dev/cpu/<cpunumber>/msr并使用 pwrite 以偏移量写入 msr“文件” 0x1a0。

解决方案 2：

来自英特尔参考：

此指令必须在特权级别 0 或实地址模式下执行；否则，将生成一般保护异常 #GP(0)。在 ECX 中指定保留或未实现的 MSR 地址也会导致一般保护异常。...

在

使用此指令之前，应使用 CPUID 指令确定是否支持 MSR（EDX[5]=1）。

因此，您的错误可能与不支持 MSR 的 CPU 或使用错误的 MSR 地址有关。

内核源代码中有很多使用 MSR 的示例：

在内核源代码中，对于单个 CPU，它演示了在 arch/i386/kernel/cpu/intel.c 中的函数中禁用 Xeon 的预取：

static void __cpuinit Intel_errata_workarounds(struct cpuinfo_x86 *c)

rdmsr 函数参数是 msr 编号、指向低 32 位字的指针和指向高 32 位字的指针。

wrmsr 函数参数是 msr 编号、低 32 位字值和高 32 位字值。

多核或 smp 系统必须将 cpu 结构作为第一个参数传入：

void rdmsr_on_cpu(unsigned int cpu, u32 msr_no, u32 l, u32 h);

void wrmsr_on_cpu(unsigned int cpu, u32 msr_no, u32 l, u32 h);

解决方案 3：

2014 年，英特尔发布了有关使用 0x1a4 msr (1a4 msr) 禁用 Nehalem、Westmere、Sandy Bridge 、 Ivy Bridge、Haswell、Broadwell（可能还有更新的内核）的硬件预取器的信息。bholanath 在此处找到了链接：

https://software.intel.com/en-us/articles/disclosure-of-hw-prefetcher-control-on-some-intel-processors披露部分英特尔处理器上的硬件预取器控制 - Vish Viswanathan (英特尔)，2014 年 9 月 24 日

本文公开了可用于控制基于以下微架构的英特尔处理器上可用的各种硬件预取器的 MSR 设置：Nehalem、Westmere、Sandy Bridge、Ivy Bridge、Haswell 和 Broadwell。
上述处理器支持 4 种类型的硬件预取器来预取数据。其中 2 种预取器与 L1 数据缓存相关（也称为 DCU DCU 预取器、DCU IP 预取器），2 种预取器与 L2 缓存相关（L2 硬件预取器、L2 相邻缓存行预取器）。
每个内核都有一个地址为 0x1A4 的模型专用寄存器 (MSR)，可用于控制这 4 个预取器。此寄存器中的位 0-3 可用于启用或禁用这些预取器。此 MSR 的其他位被保留。

它们对于每个 CPU 核心都是本地的，并且可以在 Linux 内核驱动程序的帮助下由 root 进行更改msr。它们被 Intel 用于通过 Intel MLC 工具测量 NUMA 中的内存延迟：